組み合わせ回路に挑戦

自作回路を作ってみた。
使用したのはicarus-verilog

このicarusシミュレータはWindowsでも動作するのだが、ためしてみるとシミュレーションにめっちゃ時間が掛かる。

実装してみたのは冪剰余演算。512bit整数で3回ほど回すシミュレーションをしてみたのだが、、、

0.000u 0.062s 3:06.88 0.0%      0+0k 0+0io 1313pf+0w

つらい。。。

ソースコード:
https://github.com/dec9ue/verilog-study/blob/master/modexp1.v